![\"photo-actu-mars-2022-slider.jpg\"](\"https:\/\/micronora.com\/wp-content\/uploads\/2022\/03\/photo-actu-mars-2022-slider.jpg\")
<\/p>\n<\/p>\n
La course ininterrompue \u00e0 la miniaturisation impose la recherche d\u2019architectures toujours plus performantes et moins gourmandes en \u00e9nergie pour les composants \u00e9lectroniques. Mais jusqu\u2019o\u00f9 pourrait aller le d\u00e9veloppement des transistors ? La loi de Moore est-elle encore viable ? Formul\u00e9e en 1965 par Gordon Moore, cofondateur d\u2019Intel, cette r\u00e8gle empirique stipule que les semi-conducteurs aboutissent (pour un prix de revient constant), tous les dix-huit mois, \u00e0 un doublement du nombre de transistors pr\u00e9sents sur une m\u00eame surface de circuit. \u00ab Cette loi s\u2019est longtemps v\u00e9rifi\u00e9e mais elle a chang\u00e9 de nature depuis quelques ann\u00e9es <\/em> \u00bb, constate Thomas Ernst, le directeur scientifique du CEA-Leti. \u00ab Un processeur comme celui qui \u00e9quipe notre t\u00e9l\u00e9phone portable contient des milliards de transistors connect\u00e9s les uns aux autres sur une surface de moins d\u2019un centim\u00e8tre carr\u00e9. Il fonctionnera d\u2019autant plus vite et consommera d\u2019autant moins d\u2019\u00e9nergie que ses composants seront plus petits et rapproch\u00e9s les uns des autres, permettant au courant de passer avec une rapidit\u00e9 croissante.<\/em> \u00bb <\/p>\n R\u00e9sultat : les industriels am\u00e9liorent continuellement la finesse de gravure des circuits et miniaturisent les transistors pour pouvoir ins\u00e9rer plus dans un m\u00eame espace. \u00ab Jusqu\u2019en 2012, ces derniers progressaient au rythme de la loi de Moor<\/em>e \u00bb, explique l\u2019expert du CEA. \u00ab Ils parvenaient ainsi \u00e0 diminuer les dimensions de ces \u00e9l\u00e9ments de 1,4 fois par an. Aujourd\u2019hui c\u2019est fini, car l\u2019augmentation des co\u00fbts due \u00e0 la mise en \u0153uvre de proc\u00e9d\u00e9s de fabrication toujours plus longs et complexes, ainsi que la baisse des rendements provoqu\u00e9e par le passage \u00e0 des technologies supportant de moins en moins les d\u00e9fauts, ont ralenti le rythme avec lequel les g\u00e9n\u00e9rations de semi-conducteurs se succ\u00e8dent. <\/em> \u00bb. La technologie commence \u00e0 se heurter \u00e0 des limites de nature physique. Pourquoi ? \u00ab En dessous d\u2019une certaine taille, \u201cl\u2019effet tunnel\u201d \u00e0 la base du fonctionnement du transistor n\u2019est plus ma\u00eetrisable. Ce qui provoque des fuites de courant incontr\u00f4l\u00e9es et \u00e9chauffent les puces<\/em> \u00bb, r\u00e9pond Denis Dutoit, ing\u00e9nieur-chercheur au CEA-List. <\/p>\n Alors, pour esp\u00e9rer franchir le n\u0153ud technologique des 2 nm, TSMC, Intel et autre Samsung n\u2019auront d\u2019autres solutions que de recourir \u00e0 la technologie des nanorubans et \u00e0 des nouvelles techniques d\u2019int\u00e9gration 3D. Demain on pourra peut-\u00eatre r\u00e9ussir \u00e0 produire des puces 3D dans lesquelles les transistors ne seraient plus r\u00e9partis sur la surface d\u2019une plaquette de silicium mais superpos\u00e9s les uns sur les autres sur plusieurs niveaux pour gagner de la place. Une technologie encore au stade de prototypes. Ainsi, de nouveaux transistors d\u00e9velopp\u00e9s par IBM et Samsung et baptis\u00e9s VTFET (photo, source : IBM<\/em>) ne sont pas dispos\u00e9s \u00e0 plat comme c\u2019est le cas \u00e0 l\u2019heure actuelle, mais verticalement. Une conformation spatiale qui apporte selon leurs concepteurs une hausse de la densit\u00e9 logique, un doublement des performances et une baisse de 85% de la consommation \u00e9nerg\u00e9tique. Cependant, il ne faut pas oublier d\u2019autres d\u00e9fis, comme la limitation de la quantit\u00e9 de mati\u00e8res premi\u00e8res n\u00e9cessaires et la mise en \u0153uvre des m\u00e9thodes de recyclage. La course ininterrompue \u00e0 la miniaturisation impose la recherche d\u2019architectures […]<\/p>\n","protected":false},"author":1,"featured_media":1765979654,"comment_status":"closed","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[60],"tags":[],"class_list":["post-6382","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-actu-microtechnique"],"yoast_head":"\n
\n<\/p>\n","protected":false},"excerpt":{"rendered":"